Entrevista Mala Y Buena De La Literatura

Historia de una investigación Dinámica de trabajo en primera persona

Todas las órdenes que operan los registros se dirigen directamente a cualquier de los registros por un ciclo de máquina. La única excepción - cinco órdenes que operan con las constantes SBCI, SUBI, CPI, ANDI, ORI y la orden LDI que carga el registro la constante. Estas órdenes trabajan solamente con la segunda mitad del fichero de registro - RR3 las Órdenes SBC, SUB, CP, AND y OR, así como y todo otro, son aplicables a todo el fichero de registro.

De las palas 6 - T: el Almacenaje copiado la pala. Las órdenes de la copia BLD (Bit LoaD) y BST (Bit STore) usan este de las palas como la fuente y tratado la pala. Las palas del registro del fichero de registro puede ser copiado en T por la orden BST, las palas T puede ser copiado en las palas del fichero de registro por la orden BLD.

El fichero de registro del acceso rápido contiene 32 8-de descarga del destino general, el acceso a que se realiza por un ciclo de máquina. Por eso por un ciclo de máquina cumple una operación. Dos operandos salen del fichero de registro, se cumple la operación, de ella se inscribe en el fichero de registro - todo por un ciclo de máquina.

del procesador es directamente conectado a 32 registros del destino general. Por un ciclo de máquina hace las operaciones entre del fichero de registro. Las órdenes son divididas en tres básicos - aritmético, lógico y.

Se puede usar seis de 32 registros como tres índices de 16-bits en el espacio de domicilios de los datos que da la posibilidad la aritmética de gran efectividad de domicilios (registros X de 16-bits, Y y Z). Un de tres índices de domicilios (el registro Z) es posible para la dirección de las tablas en la memoria de los programas.

El lanzamiento exterior es tratado por el nivel bajo sobre la conclusión RESET. La conclusión debe tenerse en el estado bajo por lo menos dos períodos de la frecuencia de compás. Después del logro de la tensión Vrst es puesto en marcha el temporizador de la demora, a través del intervalo del tiempo Tout el procesador es puesto en marcha.

Los procesadores AVR son construidos por la arquitectura de Harward con las esferas separadas de la memoria de los programas y los datos. El acceso a la memoria de los programas con la ayuda del portapapeles. Durante la ejecución de la orden, siguiente sale de la memoria de los programas. La concepción semejante deja cumplir por una orden por cada ciclo de máquina. La memoria de los programas es una flesh-memoria dentro del sistema cargada.

De las palas 2 - N: la Bandera del resultado negativo. Esta bandera el resultado de las operaciones distintas aritméticas y lógicas. Más detalladamente sobre esto es posible leer en la descripción del sistema de las órdenes.

Por medio de las órdenes de los tránsitos relativos y la llamada de los subprogramas se realiza el acceso a todo el espacio de domicilios. La mayor parte de las órdenes AVR tiene la dimensión de las 16-categorías, una palabra. Cada dirección en la memoria de los programas contiene una 16 o la orden 32-de descarga.

De las palas 4 - S: las palas del signo, S = N XOR de las Palas S siempre es igual que excluye O entre las banderas N (el resultado negativo) y V (la llenura hasta dos). Más detalladamente sobre esto es posible leer en la descripción de las órdenes.